04096nam a22002057a 4500 221016b ||||| |||| 00| 0 eng d 978-84-8322-650-6 1 edición 001.64 B41 Marta Beltrán Pardo 6422 Dideño y evaluación de arquitecturas de computadoras Marta Beltránn Pardo; Antonio Guzmán Sacristán 1 edición Madrid. España Pearson Educación 2010 xv; 326 páginas 25 centímetros Introducción...xi Capítulos I: Conceptos básicos de procesadores 1.1.- Diseño de un repertorio de instrucciones...2 1.2.- Mecanismo completo de ejecución de una instrucción...15 1.3.- Evaluación de prestaciones de un procesador...18 1.4.- Diseño de procesadores secuenciales...19 1.5.- Diseño de procesadores segmentados...35 Resumen de decisiones de diseño del repertorio de instrucciones...66 Resumen de decisiones de diseño del procesador...67 Bibliografía y lecturas recomendadas...68 Problemas...69 Autoevaluación...73 Capítulo 2.- Conceptos básicos de memoria y E/S 2.1.- Diseño de una jerarquía de memoria básica...76 2.2.- Mecanismo completo de acceso a memoria...79 2.3.- Evaluación de prestaciones de la jerarquía de memoria...81 2.4.- Niveles de jerarquía de memoria...82 2.5.- Diseño de un sistema de E/S básico...108 2.6.- Mecanismo completo de una operación de E/S...110 2.7.- Evaluación de prestaciones del sistema de EW/S...111 2.8.- Buses de E/S...112 2.9.- Gestión de sistema de E/S...120 Resumen de decisiones de diseño de la jerarquía de memoria...130 Bibliografía y lecturas recomendadas...132 Problemas...133 Autoevaluación...136 Capítulo 3: Técnicas de aumento de prestaciones para procesadores 3.1.- Planificación dinámica de instrucciones...138 3.2.- Predicción dinámica de salto...151 3.3.- Emisión múltiple de instrucciones...167 3.4.- Especulación... 173 3.5.- Multihreading...181 Resumen de decisiones de diseño de técnicas de aumento de prestaciones para procesadores...184 Bibliografías y lecturas recomendadas...185 Problemas...189 Autoevaluación...190 Capítulo 4: Técnicas de aumento de prestaciones para memoria y E/S 4.1.- Técnicas de optimización para la memoria caché...192 4.2.- Técnicas de optimización para la memoria principal...206 4.3.- Técnicas de optimización conjunta para todos los niveles de jerarquía: visión global de la jerarquía de memoria...211 4.4.- Técnicas de optimización para los buses de E/S...212 4.5.- Técnicas de optimización para los dispositivos de almacenamiento: RAID...217 4.6.- Técnicas de optimización para la gestión de E/S...223 Resumen de decisiones de diseño de técnicas de aumento de prestaciones para memoria y E/S...228 Bibliografía y lecturas recomendadas...229 Problemas...230 Autoevaluación...233 Capítulo 5: Sistemas multiprocesador y multicomputador 5.1.- Clasificación de arquitecturas en varios procesadores...236 5.2.- Redes dentro de arquitecturas de3 computadoras...242 5.3.- Diseño de arquitecturas de memoria compartida...254 5.4.- Diseño de arquitectura de memoria compartida-distribuida...274 5.5.- Diseño de arquitecturas de memoria distribuida...283 Resumen de decisiones de diseño de sistemas multiprocesador y multicomputador...288 Bibliografías y lecturas recomendadas...289 Problemas...290 Autoevaluación...296 Capítulo 6: Evaluación de prestaciones 6.1.- Definición de métricas de rendimiento...298 6.2.- Métricas de rendimiento sencilla...299 6.3.- Evaluación y comparación de rendimiento...300 6.4.- Técnicas de medida y benchmarks...307 6.5.- Métricas de rendimiento complejas...312 Bibliografía y7 lecturas recomendadas...317 Problemas...320 Autoevaluación...320 Índice analítico...321 Antonio Guzmán Sacristán 6423 PROCESADORES-COMPUTADORAS 6424 tÉCNICAS DE AUMENTO DE PRESTACIONES PARA PROCESADORES 6425 MULTIPROCESADOR Y MULTICOMPUTADOR 6426 ddc BK 2723 2723 0 ddc 0 0 GEN SDC SDC GEN 2022-10-16 0 001.64 B41 96080 2022-10-16 00:00:00 Ej.: 1 BK