Dideño y evaluación de arquitecturas de computadoras (Registro nro. 2723)

Detalles MARC
000 -CABECERA
Campo de control de longitud fija	04096nam a22002057a 4500
008 - CAMPO FIJO DE DESCRIPCIÓN FIJA--INFORMACIÓN GENERAL
Campo de control de longitud fija	221016b \|\|\|\|\| \|\|\|\| 00\| 0 eng d
020 ## - ISBN (INTERNATIONAL STANDARD BOOK NUMBER)
ISBN	978-84-8322-650-6
082 ## - N&Uacute;MERO DE LA CLASIFICACI&Oacute;N DECIMAL DEWEY
Número de edición DEWEY	1 edición
Número de clasificación Decimal	001.64 B41
100 ## - ENCABEZAMIENTO PRINCIPAL--NOMBRE PERSONAL
Nombre de persona	Marta Beltrán Pardo
9 (RLIN)	6422
245 ## - TÍTULO PROPIAMENTE DICHO
Título	Dideño y evaluación de arquitecturas de computadoras
Mención de responsabilidad, etc.	Marta Beltránn Pardo; Antonio Guzmán Sacristán
250 ## - MENCIÓN DE EDICIÓN
Mención de edición	1 edición
260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC (PIE DE IMPRENTA)
Lugar de publicación, distribución, etc.	Madrid. España
Nombre del editor, distribuidor, etc.	Pearson Educación
Fecha de publicación, distribución, etc.	2010
300 ## - DESCRIPCIÓN FÍSICA
Extensión	xv; 326 páginas
Dimensiones	25 centímetros
505 ## - NOTA DE CONTENIDO FORMATEADA
Nota de contenido con formato preestablecido	Introducción...xi<br/>Capítulos I: Conceptos básicos de procesadores<br/>1.1.- Diseño de un repertorio de instrucciones...2<br/><br/>1.2.- Mecanismo completo de ejecución de una instrucción...15<br/>1.3.- Evaluación de prestaciones de un procesador...18<br/>1.4.- Diseño de procesadores secuenciales...19<br/>1.5.- Diseño de procesadores segmentados...35<br/>Resumen de decisiones de diseño del repertorio de instrucciones...66<br/>Resumen de decisiones de diseño del procesador...67<br/>Bibliografía y lecturas recomendadas...68<br/>Problemas...69<br/>Autoevaluación...73<br/>Capítulo 2.- Conceptos básicos de memoria y E/S<br/>2.1.- Diseño de una jerarquía de memoria básica...76<br/>2.2.- Mecanismo completo de acceso a memoria...79<br/>2.3.- Evaluación de prestaciones de la jerarquía de memoria...81<br/>2.4.- Niveles de jerarquía de memoria...82<br/>2.5.- Diseño de un sistema de E/S básico...108<br/>2.6.- Mecanismo completo de una operación de E/S...110<br/>2.7.- Evaluación de prestaciones del sistema de EW/S...111<br/>2.8.- Buses de E/S...112<br/>2.9.- Gestión de sistema de E/S...120<br/>Resumen de decisiones de diseño de la jerarquía de memoria...130<br/>Bibliografía y lecturas recomendadas...132<br/>Problemas...133<br/>Autoevaluación...136<br/>Capítulo 3: Técnicas de aumento de prestaciones para procesadores<br/>3.1.- Planificación dinámica de instrucciones...138<br/>3.2.- Predicción dinámica de salto...151<br/>3.3.- Emisión múltiple de instrucciones...167<br/>3.4.- Especulación... 173<br/>3.5.- Multihreading...181<br/>Resumen de decisiones de diseño de técnicas de aumento de prestaciones para procesadores...184<br/>Bibliografías y lecturas recomendadas...185<br/>Problemas...189<br/>Autoevaluación...190<br/>Capítulo 4: Técnicas de aumento de prestaciones para memoria y E/S<br/>4.1.- Técnicas de optimización para la memoria caché...192<br/>4.2.- Técnicas de optimización para la memoria principal...206<br/>4.3.- Técnicas de optimización conjunta para todos los niveles de jerarquía: visión global de la jerarquía de memoria...211<br/>4.4.- Técnicas de optimización para los buses de E/S...212<br/>4.5.- Técnicas de optimización para los dispositivos de almacenamiento: RAID...217<br/>4.6.- Técnicas de optimización para la gestión de E/S...223<br/>Resumen de decisiones de diseño de técnicas de aumento de prestaciones para memoria y E/S...228<br/>Bibliografía y lecturas recomendadas...229<br/>Problemas...230<br/>Autoevaluación...233<br/>Capítulo 5: Sistemas multiprocesador y multicomputador<br/>5.1.- Clasificación de arquitecturas en varios procesadores...236<br/>5.2.- Redes dentro de arquitecturas de3 computadoras...242<br/>5.3.- Diseño de arquitecturas de memoria compartida...254<br/>5.4.- Diseño de arquitectura de memoria compartida-distribuida...274<br/>5.5.- Diseño de arquitecturas de memoria distribuida...283<br/>Resumen de decisiones de diseño de sistemas multiprocesador y multicomputador...288<br/>Bibliografías y lecturas recomendadas...289<br/>Problemas...290<br/>Autoevaluación...296<br/>Capítulo 6: Evaluación de prestaciones<br/>6.1.- Definición de métricas de rendimiento...298<br/>6.2.- Métricas de rendimiento sencilla...299<br/>6.3.- Evaluación y comparación de rendimiento...300<br/>6.4.- Técnicas de medida y benchmarks...307<br/>6.5.- Métricas de rendimiento complejas...312<br/>Bibliografía y7 lecturas recomendadas...317<br/>Problemas...320<br/>Autoevaluación...320<br/>Índice analítico...321
600 ## - ASIENTO SECUNDARIO DE MATERIA--NOMBRE PERSONAL
Nombre de persona	Antonio Guzmán Sacristán
9 (RLIN)	6423
650 ## - ASIENTO SECUNDARIO DE MATERIA--TÉRMINO DE MATERIA
Nombre de materia o nombre geográfico como elemento de entrada	PROCESADORES-COMPUTADORAS
9 (RLIN)	6424
650 ## - ASIENTO SECUNDARIO DE MATERIA--TÉRMINO DE MATERIA
Nombre de materia o nombre geográfico como elemento de entrada	tÉCNICAS DE AUMENTO DE PRESTACIONES PARA PROCESADORES
9 (RLIN)	6425
650 ## - ASIENTO SECUNDARIO DE MATERIA--TÉRMINO DE MATERIA
Nombre de materia o nombre geográfico como elemento de entrada	MULTIPROCESADOR Y MULTICOMPUTADOR
9 (RLIN)	6426
942 ## - ELEMENTOS KOHA
Fuente de clasificación o esquema de ordenación en estanterías	Dewey Decimal Classification
Koha tipo de item	Libros

Existencias
Mostrar en OPAC	Fuente de clasificación o esquema	Tipo de Descarte	Estado	Formato de Material	Localización permanente	Localización actual	Colección	Fecha adquisición	Préstamos totales	Signatura completa	Código de barras	Fecha última consulta	Ejemplar	Propiedades de Préstamo KOHA
	Dewey Decimal Classification	Disponible		Fondo General	Sede de David, Chiriquí	Sede de David, Chiriquí	Fondo general	10/16/2022		001.64 B41	96080	10/16/2022	Ej.: 1	Libros

Dideño y evaluación de arquitecturas de computadoras (Registro nro. 2723)

Código QR

SEDES

HORARIO